Ορισμός του διαδοχικά Δηλώσεις

Πολύ υψηλή ταχύτητα των ολοκληρωμένων κυκλωμάτων της γλώσσας περιγραφής υλικού , ή VHDL είναι μια γλώσσα μοντελοποίησης που χρησιμοποιείται για να περιγράψει τα κυκλώματα . Χρησιμοποιείται για τη δοκιμή λογική , προσομοιώνοντας , για παράδειγμα, ένα μηχάνημα , και είναι πιο συχνά χρησιμοποιείται σαν μέρος της διαδικασίας σχεδιασμού. VHDL μπορεί επίσης να χρησιμοποιηθεί ως γλώσσα προγραμματισμού για τα προγράμματα επεξεργασίας κειμένου . Μέσα σε ένα τεστ VHDL ή πρόγραμμα , διαδοχικές δηλώσεις καθοδηγεί τη διαδικασία , προχωρά σε μια συγκεκριμένη σειρά . Σχεδιασμός Μηχανήματα
Η

Προγραμματιστές χρήση VHDL , προκειμένου να σχεδιάσει θεωρητικά κυκλώματα που μπορούν να συντεθούν και να διαμορφωθεί σε ένα πραγματικό κύκλωμα για μια πραγματική μηχανή . Όταν γραπτή , VHDL μοιάζει με άλλες γλώσσες προγραμματισμού , χρησιμοποιώντας εντολές και λογικές πύλες , της οποίας τα δεδομένα της διαδικασίας και στη συνέχεια να καθοδηγήσει τη διαδικασία ή το πρόγραμμα στο επόμενο λογικό βήμα . Χρησιμοποιεί συχνά Boolean λογική , ή λογική βάση " αποφάσεις " που μπορεί να απαντηθεί σε πλήρη αντιθέτων, όπως η "off" και "on" ? "Ναι" και "όχι" ? Ή " αλήθεια " και " ψευδή ".

Η Περιγράφοντας Μηχανήματα
Η

VHDL περιγράφει το σύστημα κατά την οποία ο προγραμματιστής μπορεί να χτίσει μια μηχανή , αλλά με αφηρημένο τρόπο . Αργότερα , αυτά τα αφηρημένα μπορούν να χαρτογραφηθούν ως πραγματικά κυκλώματα , αλλά κατά την αρχική κωδικοποίηση , προγραμματιστές να δημιουργήσουν μια ροή δεδομένων ή πληροφοριών που κινείται σύμφωνα με έναν αλγόριθμο ή μια διαδρομή ροής . Χρησιμοποιώντας έναν αλγόριθμο πληροφορίες διεργασίες μέσω αυτού του αλγορίθμου , παρέχει μια απάντηση , και ότι η απάντηση προσδιορίζει τότε το επόμενο βήμα στη διαδικασία . Σε διαδρομές ροής , τα δεδομένα φτάνει σε μια λογική πύλη η οποία στη συνέχεια αποφασίζει , με βάση την λογική Boolean , το επόμενο βήμα. Αυτά τα επόμενα βήματα που ελέγχονται από διαδοχικές δηλώσεις , οι οποίες παρέχονται σε μια συγκεκριμένη , προκαθορισμένη σειρά και να καθοδηγήσει τα δεδομένα ή πληροφορίες με αυτή τη σειρά .

Η Διαδοχική Καταστάσεις

ένα διαδοχικό δήλωση χρησιμοποιείται στο σώμα της μεθόδου που περιγράφεται στο αρχείο VHDL . Η διαδοχική δήλωση thusly όνομα οφείλεται στην εν λόγω ανακοίνωση διδάσκουν πρέπει να εκτελούνται διαδοχικά , και η εντολή αυτή έχει οριστεί κατά τον προγραμματισμό της διαδικασίας . Ως ένα αρχείο VHDL διαβάζεται από πάνω προς τα κάτω , οι διαδοχικές δηλώσεις που εμφανίζονται προς την κορυφή εκτελούνται πρώτη , με τις μεταγενέστερες δηλώσεις που εκτελούνται ως έχουν φθάσει , κινούνται προς τα κάτω .
Εικόνων Προϋποθέσεις

Διαδοχικές δηλώσεις ξεκινήσω αναφέροντας μια κατάσταση . Αυτή η κατάσταση αντιπροσωπεύει την Boolean λογική δυαδική επιλογή , και ξεκινά την εκτέλεση της δήλωσης με βάση την αξία που καθορίζεται από την κατάσταση . Για παράδειγμα , η κατάσταση μπορεί να αντιπροσωπεύει "true" ή "false ", και αν τα δεδομένα ή οι πληροφορίες είναι , πράγματι , αληθής ή ψευδής καθορίζει τη φωλιά διαδοχική δήλωση , με αποτέλεσμα τα στοιχεία ή πληροφορίες στο υπόλοιπο της διαδικασίας .


εικόνων